比利时微电子研究中心(imec)于5月19日在安特卫普举行的ITF World年度技术论坛上首次展示了一款利用高数值孔径极紫外(High NA EUV)光刻技术制造的量子点量子比特器件。该器件将相邻控制电极之间的物理间隙压缩至约6纳米，被业界视为首款使用该先进工艺集成的硬件设备，标志着硅基量子计算从实验室原型迈向300毫米晶圆厂工业级量产的一次关键跨越。

量子点量子比特通过将单个电子束缚在硅纳米结构(即栅极层)中，以电子的自旋状态存储量子信息。控制这些量子比特需要在纳米尺度上精确图案化多层栅极结构，其中承担量子点电位调控的 plunger gate 与势垒门之间的电极间隙，直接决定了量子比特间的耦合强度与抗干扰能力。imec研究员兼量子计算项目主管Kristiaan De Greve在公告中直言：“High NA EUV能够实现对硅量子点量子比特的精准图案化。由于相邻量子点之间的耦合强度随其间距缩小呈指数级增长，我们必须在量子点控制电极之间可靠地制造出仅几纳米的间隙。这是一项真正的工程壮举，得益于我们的集成与图案化团队以及ASML卓越的High NA EUV技术。”该研究在imec与ASML位于荷兰费尔德霍芬的联合High NA实验室中完成。

实现6纳米间隙的核心意义在于，它从根本上解决了硅基量子比特可扩展性中最棘手的物理瓶颈。量子点之间的耦合强度随间隙增大呈指数级衰减，若间隙无法压缩至10纳米以下，量子点之间就无法形成足够强的纠缠与逻辑操作能力。同时，量子比特本身对电荷噪声和界面缺陷极度敏感——栅极间隙越大，暴露在周围环境中的量子点面积越大，越容易受到电荷涨落和界面缺陷态的干扰，导致量子退相干加速，降低量子比特的保真度和操作成功率。imec团队借助ASML的High NA EUV光刻系统，利用其0.55数值孔径的极紫外光源实现了远超传统193纳米浸没式光刻(0.33 NA)的分辨率极限，将通道门与势垒门之间的间隙压缩至6纳米，成功制造出功能性量子比特网络。在这一尺度下，理论上已可在单颗芯片上集成数百万个量子比特，满足当前实用级量子计算机的基本工程门槛。

imec选择硅量子点自旋量子比特作为技术路线，其核心优势在于与现有CMOS芯片制造工艺的高度兼容性。imec项目负责人兼量子集成工程师Sofie Beyne在解释这一技术路线的选择时指出：“我们能够依托数十年的半导体创新积累，复用整个硅制造生态系统，使量子器件从实验室实验跃迁至大规模、可制造的系统中。这正是硅基量子比特的显著优势所在。”硅基量子点器件的栅极堆叠结构与先进逻辑芯片中的鳍式场效应晶体管或多桥沟道场效应晶体管在多层金属互连、高k介质沉积和原子层刻蚀等关键工艺模块上高度相似，均可借助现有300毫米晶圆厂的成熟工艺流片完成。相比超导或离子阱等其他量子计算路线，硅基方案无需构建专用的量子计算代工厂，可直接搭载现有半导体供应链实现规模化验证，这也是它被业界称为“工业级量子比特”的根本原因。

此次展示的技术亮点还体现在High NA EUV光刻工艺在量子器件制造中的具体应用流程上。imec的集成与图案化团队首先在300毫米硅片上生长高质量的硅/硅锗异质结构，随后通过原子层沉积和化学机械抛光形成栅极堆叠的初始层。High NA EUV光刻步骤是整个流程的核心：0.55 NA的投影光学系统将极紫外光聚焦到光刻胶上，通过单次曝光即可定义出6纳米级别的电极间隙，避免了传统多重图案化技术中难以控制的套刻误差和线边缘粗糙度。曝光后，团队采用高度选择性的等离子体刻蚀将图案转移至金属栅极材料中，并通过后续的镶嵌工艺完成电极互连。整个工艺流程均在300毫米晶圆厂的标准洁净室环境中完成，与先进CMOS逻辑芯片的制造流程基本一致。

此前，imec已通过优化的300毫米晶圆厂兼容工艺流片，在量子点结构上可重复地实现了高保真度自旋量子比特操作，验证了CMOS兼容工艺在量子比特制备中的一致性。此次引入High NA EUV光刻技术，研发重心从孤立实验室原型推进至可复现的标准化晶圆制造阶段，证明最先进的光刻技术同样适用于量子器件的高精度制造。imec总部位于比利时鲁汶，拥有超过6500名员工，2025年营收达12亿欧元，在全球半导体先进工艺研发领域占据核心地位。High NA EUV光刻机被广泛认为是支撑2纳米以下先进逻辑芯片和高密度存储器发展的核心技术，而imec的此次展示表明，该技术平台同样有望成为规模化量子计算硬件的关键使能者。随着鲁汶的High NA EUV设备安装就绪，研究团队已着手下一阶段向工业级规模扩展的准备工作。