美国杜克大学一项新研究发现，二维晶体管研究中常用的测试架构可能使测得的性能指标显著高于其在实际应用中的表现。该成果于2月17日发表在《ACS Nano》期刊，由杜克大学电气与计算机工程系教授亚伦·富兰克林团队完成。

二维半导体近二十年来被视为硅晶体管的潜在补充材料，有望实现更小、更快、更节能的处理器。为简化测试流程，许多研究采用"背栅"架构评估二维半导体性能。富兰克林团队指出，这种架构会产生一种名为"接触栅控"的现象，即栅极电场不仅调控半导体沟道，还影响金属触点下方的半导体区域，通过降低接触电阻而提升晶体管的性能指标。

"大多数高性能二维晶体管的报道所采用的器件设计与商业技术不兼容，"富兰克林表示，"我们的研究表明，这种设计改变了晶体管的工作方式，可能显著影响其性能评估。"

为量化这种影响，该团队博士生维多利亚·拉维尔耗时一年构建了一种对称双栅晶体管结构，在同一条二维半导体沟道、接触电极与材料的上方和下方均设置栅极。使用背栅或顶栅控制器件的唯一区别在于是否存在接触栅控，从而可实现一对一对比。

研究结果显示，在较大尺寸器件中，接触栅控可使性能提升约一倍。当器件尺寸缩小至沟道长度50纳米、接触长度30纳米时，接触栅控效应进一步放大，性能提升可达六倍。随着器件尺寸减小，接触电阻对整体性能起主导作用，任何改变接触特性的机制都变得更为关键。由于多年来报道的大多数二维晶体管研究采用了背栅结构，这一发现具有广泛意义。

研究团队下一步计划将接触长度缩减至15纳米，并探索替代接触金属以降低接触电阻，目标是为二维半导体集成到未来晶体管技术建立更清晰的设计规范。

"如果二维材料未来要取代硅沟道，"富兰克林说，"我们需要诚实地看待器件结构如何影响我们的测量结果，这项工作正是在为此打下基础。"

出版详情：作者：Victoria M.Ravel等人，标题：《接触栅极对采用对称双栅结构的单层二维晶体管尺寸缩放的影响》，发表于：ACS Nano(2026)。期刊信息：ACS Nano