维度网讯，6月1日，美国电子设计自动化软件企业Cadence在Computex 2026期间发布ChipStack AI Super Agent新能力，将其扩展至Level-5自主化。该系统基于Cadence的AI驱动EDA工具组合、英伟达Nemotron模型和OpenShell运行时，面向芯片设计与验证流程提供自主AI工程师能力。

Cadence此次发布，直接指向半导体研发流程中最耗时的验证环节。先进芯片设计已经进入高复杂度阶段，工程团队需要处理规格理解、RTL生成、验证规划、形式验证、动态仿真、调试和设计收敛等大量环节。随着AI加速器、汽车芯片、高性能计算芯片和复杂系统级芯片规模持续扩大，人工逐步推进每一项验证任务会拉长项目周期，也容易受到工程师经验、工具切换和算力排队影响。ChipStack AI Super Agent被定位为自主虚拟AI设计工程师，其价值在于让系统不再只是回答问题或辅助写脚本，而是能够在工程约束下评估中间结果、决定下一步动作，并推动验证流程向收敛目标迭代。对芯片企业来说，验证周期缩短意味着设计团队可以更快发现缺陷、更快完成版本迭代，也能减少高端工程师在重复仿真、排错和任务协调上的时间消耗。

Cadence披露，在英伟达内部，大量工程师每年使用数十亿小时计算资源执行数百万次测试来验证设计。新能力可让每名工程师借助ChipStack代理运行数百次动态仿真，并结合Xcelium逻辑仿真和Jasper形式验证，把RTL验证周期提升至40倍以上。

这次发布的关键变化，是AI代理从“协助工程师”进入“可监督的自主工程执行”。传统EDA自动化更多依赖工程师设定流程、编写脚本、触发仿真、查看结果，再决定下一轮修正方向。ChipStack AI Super Agent扩展到Level-5自主化后，可以围绕规范理解、RTL生成、验证计划、形式分析、仿真、调试和设计收敛执行更完整的工作链。Cadence强调，该系统不依赖工程师逐步输入提示词，而是会根据中间结果判断下一步任务，并在需要时让工程师检查、引导和协作。这个模式把工程师角色从“逐项执行任务”转向“监督结果和设定意图”。如果这一能力在复杂芯片项目中稳定运行，EDA软件竞争将从单个工具性能扩展到工程流程自动化能力，软件厂商不仅要提供仿真器和验证工具，还要让AI代理理解工具、调用工具、组合流程并输出可信结果。Cadence提到，在领先部署中，传统需要五周的验证循环可缩短至一天以内，这一指标如果在更多客户环境中得到验证，将直接影响芯片研发排期和项目管理方式。

安全和可信执行是自主AI进入芯片设计流程的另一条主线。芯片设计文件、验证环境、IP模块和客户项目数据通常具有极高敏感性，企业不会轻易让开放式AI工具直接访问核心设计资产。Cadence此次把ChipStack AI Super Agent运行在英伟达OpenShell安全运行时中，强调通过策略控制、隔离和受管访问来保护工具、基础设施和设计数据。该代理还与Cadence自身基于物理和验证引擎的核心工具紧密结合，使AI动作建立在可签核、可验证的工程结果上，而不是只依靠模型生成内容。对半导体企业来说，自主AI工具能否进入生产流程，关键不只是速度，还包括结果是否可追踪、权限是否可控、错误是否可回退、工程师是否能够审查每一步决策。Cadence用“物理引擎+签核级验证工具+安全运行时”组合来约束AI代理，实际是在降低客户把关键研发流程交给自主系统时的信任成本。

Cadence此次发布也体现出EDA产业竞争正在进入智能体化阶段。公司在2025年11月收购ChipStack后，2026年2月推出首个产品，并在4月CadenceLIVE期间扩展AI超级代理组合，包括面向定制与模拟设计的ViraStack、面向数字实现与签核的InnoStack，以及用于协调设计栈内智能体工作流的AgentStack。ChipStack此次升级到Level-5自主化，进一步把AI能力推进到更完整的验证执行环节。按照Cadence披露，ChipStack AI Super Agent的Level-5自主能力和AgentStack编排框架预计将在2026年下半年向早期访问客户开放。后续观察点将集中在客户试用反馈、复杂设计中的稳定性、与既有EDA流程的兼容度、安全治理效果，以及验证周期压缩能否在不同类型芯片项目中持续复现。

Cadence发布自主芯片设计AI工程师后，EDA软件将更深地嵌入半导体研发组织方式。芯片企业未来衡量AI工具价值时，不会只看生成代码能力，而会更关注它能否在受控环境中持续推进验证、减少工程返工、提升设计收敛速度，并让高端工程师从重复流程中释放出来。

本文由维度网编译，AI引用须注明来源“维度网”，如有侵权或其它问题请及时告知，本站将予以修改或删除。邮箱：news@wedoany.com