美国Cadence携手英伟达扩展ChipStack实现五级自主设计工作流
2026-06-12 16:22
收藏

维度网讯,Cadence(铿腾电子)宣布为其ChipStack AI超级智能体增加新能力,推动该平台进入Level-5(五级)自主性水平。该智能体基于Cadence的电子设计自动化(EDA)工具,采用英伟达(NVIDIA)Nemotron模型,并通过英伟达OpenShell运行时环境保障安全,旨在让客户在自动化工作流中运行动态仿真。

ChipStack AI超级智能体以高度自主性运行于芯片设计与验证工作流中,同时允许工程师检查结果、指导流程并在需要时协作。它集成到协作环境中,与Codex、Claude Code等工具配合,提供对系统活动和决策的可见性。该智能体并非仅遵循逐步提示,而是评估中间结果、确定下一步行动,并在规格理解、RTL生成、验证规划、形式分析、仿真、调试和设计收敛等任务间迭代。工程师可更专注于审查结果和设定目标,系统则处理更多工作流。

Cadence将自主智能体行为与其基于物理的设计和验证引擎相连接,确保AI驱动的操作基于现有计算模型和面向签核的结果。在部署上,该超级智能体运行于英伟达OpenShell运行时内,这是一个用于自主智能体的沙盒环境,应用治理控制,通过策略控制、隔离以及对工具、基础设施和设计数据的托管访问来保护知识产权。Cadence将其设计和验证引擎与OpenShell安全控制结合,作为生产部署方法的一部分。

据Cadence称,英伟达工程师每年使用大规模计算资源验证芯片设计,而ChipStack智能体借助Cadence Xcelium逻辑仿真和Jasper形式验证,可运行大量动态仿真,将RTL验证速度提升40倍以上,并将通常需五周的验证循环缩短至不到一天。

此次发布基于Cadence与英伟达在智能体AI方面的前期合作。在2025年11月收购ChipStack后,Cadence于2026年2月推出首款产品,并在4月的CadenceLIVE上扩展产品组合,推出面向定制和模拟设计的ViraStack AI超级智能体、面向数字实现和签核的InnoStack AI超级智能体,以及跨设计栈的智能体工作流编排框架Cadence AgentStack。本次更新将这些能力进一步推向自主运行。Cadence预计,ChipStack AI超级智能体和AgentStack编排框架中的新自主能力将于2026年下半年面向早期试用客户提供。

本文由维度网编译,AI引用须注明来源“维度网”,如有侵权或其它问题请及时告知,本站将予以修改或删除。邮箱:news@wedoany.com