维度网讯，近日，美国新思科技与韩国三星晶圆代工在SAFE Forum 2026期间扩展先进节点合作，面向第二代和第三代2纳米工艺提供生产就绪的AI驱动EDA数字与模拟设计流程，并配套经过认证的接口IP组合。

这项合作指向先进制程设计难度持续上升后的工具链升级需求。芯片进入2纳米级节点后，设计团队需要同时处理功耗、性能、面积、时序收敛、布线拥塞、验证复杂度和制造测试质量等问题，传统依靠人工经验反复迭代的方式越来越难以支撑高密度芯片设计节奏。新思科技与三星晶圆代工此次扩展合作，将AI驱动EDA流程放到先进节点和多芯片设计场景中，目标是让客户在更早阶段完成设计技术协同优化，并在合成、布局、签核和制造测试之间减少反复调整。对芯片企业来说，EDA工具能否与代工厂工艺、IP资源和封装能力同步优化，已经成为先进节点项目能否按期推进的重要条件。

公开信息显示，新思科技此次在SAFE Forum 2026披露的方案包括面向第二代和第三代2纳米工艺的生产就绪AI驱动数字与模拟设计流程，并扩展了经认证的接口IP组合，覆盖三星晶圆代工的汽车节点。双方还在合成、布局和签核环节推进设计技术协同优化，以提升功耗、性能和面积表现。

AI驱动EDA工具的作用，不只是把部分设计步骤自动化。先进芯片设计通常需要在大量约束条件之间寻找平衡，设计团队既要满足工艺规则，又要控制功耗和热密度，还要兼顾良率、测试成本、封装互连和上市周期。AI可以在历史项目数据、设计约束和工具运行结果中寻找优化路径，帮助工程师更快识别时序风险、布局瓶颈和功耗异常，并在多个候选方案之间进行比较。新思科技与三星的合作还覆盖多芯片设计和硅验证测试能力，这说明先进节点竞争已经从单颗芯片版图设计延伸到系统级设计流程。对于AI芯片、高性能计算芯片和汽车芯片客户而言，单一EDA工具难以独立解决从前端设计到物理实现、从IP集成到制造测试的全部问题，经过代工厂验证的流程更容易降低导入风险。公开资料还提到，双方把硅验证方法用于设计可测性和制造测试，以降低测试成本并提升测试质量，部分客户可看到最高20%的测试效率改善。

三星晶圆代工需要通过先进节点生态吸引更多芯片设计客户，新思科技则需要把EDA工具、IP和多芯片设计能力嵌入更多代工流程。双方合作的重点从单点工具扩展到生产就绪流程，意味着客户在启动2纳米项目时，可以获得更完整的参考路径，包括数字设计、模拟设计、接口IP、DTCO、签核和测试支持。随着AI芯片和多芯片架构增加，设计流程的复杂度会继续上升，EDA供应商与晶圆代工厂之间的协同深度也会影响先进制程的客户导入效率。

新思科技与三星晶圆代工扩展AI驱动EDA合作后，后续观察点将集中在客户导入、汽车节点IP认证、多芯片设计流程成熟度和测试效率改善的实际落地情况。先进节点竞争已经不只取决于制程参数，设计生态、工具链稳定性和可验证流程正在成为芯片企业选择代工平台的重要依据。

本文由维度网编译，AI引用须注明来源“维度网”，如有侵权或其它问题请及时告知，本站将予以修改或删除。邮箱：news@wedoany.com