维度网讯，美国英特尔将先进封装确立为其代工战略的核心支柱，其嵌入式多芯片互连桥接（Embedded Multi-die Interconnect Bridge, EMIB）技术旨在帮助AI加速器、网络芯片和高性能计算处理器突破传统单片芯片的物理扩展极限。英特尔代工封装与测试业务集团副总裁兼总经理Mark Gardner在技术博客中介绍，EMIB-T架构正致力于应对不断增长的封装尺寸，同时提升制造效率。

随着AI处理器愈发依赖多个计算芯片与大容量高带宽存储器（HBM）堆叠，基于全硅中介层的传统2.5D封装方法正面临日益严峻的经济和制造挑战。英特尔指出，大型中介层会消耗大量硅面积，且封装尺寸增大将导致晶圆利用率下降。EMIB-T仅在需要高带宽芯片间连接的位置使用小型嵌入式硅桥。该架构采用硅通孔（Through-Silicon Via, TSV）以改善供电，并以有机基板作为封装主体结构。英特尔表示，相比大型中介层设计中较低的利用率，这种桥接方法可实现约90%的晶圆利用率。该公司同时提及对开放芯片互连标准的支持，包括通用芯片互连Express（Universal Chiplet Interconnect Express, UCIe）和Bunch of Wires（BoW）。

英特尔为未来多芯片系统制定了积极的扩展路线图。当前EMIB实现可支持超过标准光罩尺寸八倍的封装面积，对应约6,800平方毫米。英特尔预计到2028年，将支持超过光罩尺寸十二倍的封装，面积接近10,000平方毫米。公司表示，这种配置可集成16个或更多HBM4或HBM5存储器堆叠，并通过超过30个EMIB-T桥进行互连。英特尔计划将EMIB-T与其Foveros 3D堆叠技术结合，打造被称为“EMIB 3.5D”的架构，以满足日益复杂的AI基础设施设计需求。

“通过将EMIB-T与Foveros 3D堆叠相结合，英特尔代工正在构建一个模块化的先进封装平台，能够支持下一代AI和高性能计算系统，”英特尔代工封装与测试业务集团副总裁兼总经理Mark Gardner表示。

本文由维度网编译，AI引用须注明来源“维度网”，如有侵权或其它问题请及时告知，本站将予以修改或删除。邮箱：news@wedoany.com