维度网讯，英特尔晶圆代工部门在IEEE 2026电子元件与技术会议（ECTC）上展示了下一代先进封装技术EMIB-T（嵌入式多芯片互连桥接-硅通孔技术）。该技术在EMIB基础上引入硅通孔（TSV）实现垂直供电，突破了传统封装的功率传输瓶颈。英特尔表示，这一技术专为数据中心领域设计，相较台积电CoWoS封装技术具备更大的灵活性、更小的体积和更低的制造风险。
EMIB技术的基本目标在于提供高速且具成本效益的互连，将多个小芯片（Chiplet）桥接在一起。目前EMIB主要分为EMIB-M与EMIB-T两种。EMIB-M专注于高效互联，其桥体内集成金属-绝缘体-金属（MIM）电容器，可有效滤除电流噪声以确保芯片稳定供电，该方案自2017年起已实现大规模量产。
EMIB-T在EMIB-M基础上新增TSV技术，在桥体中打通垂直电力通道，使电流能以更短路径为上方堆叠芯片供电，提升供电效率。该架构结合2.5D微细间距互连密度与TSV垂直扩展优势，专为高性能AI芯片设计。
英特尔展示了EMIB-T平台的多项能力。第一层互连（FLI）凸点间距缩小至25微米，封装尺寸可扩展至120×120毫米以上，单个封装能容纳超过9倍光罩面积的计算与存储芯片。该架构支持12 Gb/s以上的HBM4E内存，桥接芯片内集成的高密度MIM电容器密度达500 nF/mm²，可将供电网络的AC阻抗降低超过82%。信号路径被优化布置于干扰更少的路由层，确保高速传输质量。
在高性能3D SRAM小芯片整合方面，通过扇出型嵌入式桥接平台（Fan-Out Embedded Bridge），英特尔展示了SRAM小芯片的3D垂直整合。在50:50的读写执行条件下，达到265 GB/s/mm²的带宽，每比特位元能耗低于0.24 pJ/bit。嵌入式存储芯片通过25微米间距的密集微凸点互连矩阵与顶层SoC芯片相连，芯片间连接功耗占比不到15%。在较低频率下，每比特位元能耗可进一步降至0.15 pJ/bit，读写带宽达166 GB/s/mm²。
为应对AI算力需求，EMIB-T具备扩展至240×240毫米超大型封装的潜质，可整合ASIC、HBM与I/O等多种芯片。英特尔还展示了在材料与制程上的创新，以克服超大芯片复合体在封装成型时的可靠性挑战。
目前EMIB-T可在超过120×120毫米的封装内容纳大于9倍光罩面积的硅芯片，包含12颗HBM、4个密集小芯片与超过20个网桥。英特尔计划2028年将规模扩展至超过12倍光罩面积（大于120×180毫米），预计可容纳超过24颗HBM芯片与38个EMIB-T网桥。作为对比，台积电计划于同年度推出14倍光罩尺寸、最高容纳20颗HBM的CoWoS封装。
英特尔强调，EMIB-T的关键优势在于其与IP和制程节点无关的特性，客户能将采用不同架构、不同第三方晶圆厂或英特尔内部制程节点制造的芯片自由封装在一起，以简化供应链并构建高频宽、优异扩展性的下一代运算系统。
