维度网讯，台积电（TSMC）硅光子PIC产能将快速扩张，法人预计其月产能将从目前约500片，迅速提升至2026年第二季的每月1万片，第四季进一步增至1.5万片，到2028年将达到至少每月2.5万片。PIC是CPO光引擎的核心元件，负责电信号与光信号的转换、引导和耦合。随着AI服务器集群扩大，交换器带宽从25T、50T推进至100T、200T，光引擎需求同步增长，台积电COUPE平台进展成为市场关注焦点。
据法人估算，以每片晶圆648颗die计算，台积电PIC月产能从500片提升至1万片后，年化PIC产出可从约400万颗增至7,800万颗；若进一步达到每月2.5万片，年化PIC产出将上看1.94亿颗。在SoIC良率假设50%的情况下，光引擎产出将分别约为200万、3,900万及9,700万颗；若再纳入下游组装良率，实际光引擎出货量分别估计约为39万、778万及4,860万颗。由于初期PIC资源有限，2026年至2027年台积电COUPE平台主要量产客户可能以NVIDIA、Broadcom及AMD为主；待2028年产能进一步扩大后，联发科、Marvell及Ayar Labs等客户的CPO项目也有机会进入台积电量产平台。不过，PIC产能增加并不等于CPO立即全面放量，后段仍需通过SoIC整合、光电测试、光引擎封装、FAU耦合及系统端验证等多道环节。法人指出，台积电PIC产能扩张具有三大意义。第一，代表CPO从实验与小量验证逐步进入量产准备期；第二，硅光子与先进封装结合，将使COUPE、SoIC及CoWoS形成更完整的AI光电整合平台；第三，PIC放量将同步带动FAU、激光器、光学测试、探针卡、测试座与自动化设备需求升温。
随着GPU设计向更密集的芯片间连接和更快数据传输速率发展，全球晶圆代工巨头纷纷加入硅光子领域。台积电的COUPE硅光子平台预计2026年实现量产，这标志着共封装光学器件（CPO）部署迈出关键一步。COUPE采用SoIC-X芯片堆叠技术，将电子芯片直接放置在光子芯片之上，与传统堆叠方式相比，可实现芯片间界面超低阻抗和更高能效。该技术路线图的目标是在2025年完成小型可插拔器件认证，随后在2026年实现基于CoWoS的CPO集成。台积电声称，COUPE通过其基于中介层的集成架构，实现了5至10倍的电源效率提升、10至20倍的延迟降低以及更紧凑的占地面积。台积电先进封装集成总监尚厚表示，COUPE技术能够实现电子和光子集成电路的异构集成，并计划于今年实现量产。他还强调了CPO规模化应用的三大关键挑战：晶圆级测试、光纤阵列单元集成以及高速光封装组装。
推进CPO发展关键在于整个供应链的协同创新。除了台积电，相干公司（Coherent）和住友电工等全球企业也提供关键材料和激光技术，测试设备领导者爱德万测试（Advantest）也在开发硅光子学解决方案。三星晶圆代工业务已正式进军硅光子领域，计划于2027年推出基于热压键合技术的光学引擎，随后于2029年推出交钥匙式共封装光学器件服务。该计划于3月17日在2026年光纤通信大会上公布，三星的平台将利用300毫米晶圆工艺进行初始生产。三星初期将专注于光子集成电路，潜在客户可能包括相干公司和Lumentum等光模块制造商，以及正在开发自有PIC的无晶圆厂公司。三星晶圆代工也强调了其垂直整合的存储器能力，与不生产存储器、依赖客户外部采购HBM的台积电不同，三星强调其能够在单一垂直整合平台上提供HBM、晶圆代工服务、先进封装和硅光子技术。
