维度网讯，韩国延世大学（Yonsei University）研究团队开发出一款针对高带宽存储器（HBM）优化的超低功耗、紧凑型实时接收器，旨在提高数据传输速度并降低功耗。
7月16日，由延世大学朴宽瑞（Park Kwan-seo）教授领导的研究团队对外宣布了该成果。接收器是一种用于接收输入数据信号并准确区分二进制0和1的电路，能够检测并补偿存储器内可能出现的偏移（skew）和相位失真，有助于确保可靠的数据传输。该技术已于今年早些时候在2026年IEEE国际固态电路会议（ISSCC）上展示，预计将有助于下一代HBM接口实现更可靠的数据传输。
偏移是指信号在单个存储器数据通道之间到达时间的差异。相位表示数据信号与用于读取该信号的参考时钟之间的时序关系，相位漂移则是指这种时序关系随时间逐渐偏移。这些效应主要由半导体运行期间的温度和电压变化引起，可能导致位错误。随着数据通道数量的增加，时序问题更加突出。HBM相比传统存储器使用更多输入/输出（I/O）通道以实现更高带宽，例如HBM4具有2048个I/O引脚，而标准DDR5存储器每个通道约有32个引脚。大量I/O通道用于提供高性能人工智能（AI）计算所需的数据带宽。
研究团队的实时接收器支持每个HBM I/O引脚高达每秒14吉比特（Gbps）的数据传输速度。该接收器采用28纳米工艺制造，每比特处理数据仅消耗0.163皮焦耳（pJ），电路面积仅为0.00547平方毫米。研究人员通过将基于时间窗的相位检测器（TWPD）与后台电压偏移自校准技术相结合实现高精度。TWPD作为一种超轻量级时序传感器，基于两个参考时钟之间的微小时序差创建电流路径，并测量输入信号的电荷，其简单架构有助于降低功耗。后台偏移校准技术比较两个连续的采样结果，使相位信息和偏移信息能够分开独立分析。传统方法难以区分两者，因为两者都嵌入在同一传感器输出中。
实时相位跟踪此前已可用于有线通信接收器，但其高功耗和大电路面积限制了在HBM中的应用。当前HBM接收器通常依赖于一个训练过程，在存储器或系统首次上电时对齐时序。当运行过程中出现相位漂移时，数据传输必须暂停，以便系统重新训练并对齐时序，这会中断高速数据传输并降低有效带宽。朴教授表示，当前HBM采用超高位密度二维堆叠架构，具有2048个通道，由于空间限制，很难为每个通道集成专用实时接收器，更可能的商业实现方式是将大约32个通道分组到一个接收器下，形成更高效的架构。他补充说，实现这种方法还需要进一步的芯片级架构设计和商业化研究。
