在人工智能计算需求不断攀升的背景下，GPU与高带宽内存(HBM)的集成方式成为关键挑战。Imec在2025年12月举行的IEEE国际电子器件会议(IEDM)上公布了一项突破性研究，提出通过3D堆叠技术将HBM完全集成在GPU顶部，并解决了由此引发的散热难题。这一成果为未来高性能计算提供了新的技术路线。
传统2.5D封装中，GPU与HBM通过中介层连接，虽能满足当前需求，但扩展性受限。Imec的研究显示，直接将HBM堆叠在GPU顶部会导致温度飙升至140°C，远超典型GPU的80°C限制。为解决这一问题，Imec团队通过系统技术和设计技术协同优化(XTCO)策略，提出了一系列工程优化方案。首先，移除HBM基片，将内存控制电路集成到GPU中，降低约4°C温度。其次，将四个12层HBM堆叠合并为两个更宽的堆叠，减少散热区域，并减薄顶层芯片厚度，进一步优化散热。此外，通过提高HBM堆叠层及其周围区域的导热性，如用空白硅片填充空间，温度显著下降。
Imec还探索了降低GPU频率的可行性。研究表明，将GPU频率降低50%可使温度下降20°C以上，同时通过提升内存带宽(预计可达四倍)，整体性能仍能提升22%。若结合双面散热方案，温度可进一步降低17°C，最终运行温度接近70°C，与2.5D设计相当。
尽管这一路线图展示了3D HBM-on-GPU集成的潜力，但Imec也指出，实现这一目标需行业全面变革。例如，移除HBM基片需内存供应商重新设计产品，合并堆叠层需内存制造商改变设计，而降低GPU频率则可能影响通用计算性能。此外，双面散热方案的实施也需改进封装和散热生态系统。
Imec高级研究员A宇凯在IEDM大会上表示：“3D方案可以带来更高的带宽、更低的延迟……最重要的改进在于封装尺寸。”然而，他也承认，这一技术需权衡性能与散热，并需行业协同解决供应链和成本问题。
