维度网讯，在Computex 2026上，楷登电子（Cadence）推出业界首个全自主虚拟智能体AI设计工程师，将ChipStack AI超级智能体扩展至5级自主水平。该产品基于Cadence的AI驱动电子设计自动化（EDA）产品组合（搭载英伟达（NVIDIA）Nemotron模型），并由NVIDIA OpenShell运行时提供安全保障，使客户能够在自动化工作流中运行动态仿真。在NVIDIA，数千名工程师每年使用数十亿计算小时运行数百万次测试来验证设计。每位工程师可利用ChipStack智能体通过Cadence Xcelium逻辑仿真和Jasper形式验证运行数百次动态仿真，将RTL验证速度提升超过40倍，使原本需要五周的验证循环压缩至不到一天，显著加速复杂半导体设计的验证流程。

ChipStack AI超级智能体现在运行于5级自主水平，可独立执行复杂的芯片设计和验证工作流，同时允许工程师按需检查、指导和协作。该系统不再依赖逐步提示，而是评估中间结果、确定下一步行动并在任务中迭代直至完成，涵盖规格理解、RTL生成、验证规划、形式分析、仿真、调试和设计收敛等环节。系统与协作环境原生集成，兼容Codex或Claude Code等工具，为自主活动提供透明度，帮助团队了解系统进度和决策。这使工程师从执行单个任务转变为监督结果和指导意图，自主验证工作流将传统需要数周的验证周期缩短至前沿部署中的不到一天。

自主智能体的行为与Cadence基于物理的核心设计和验证引擎紧密耦合，使AI驱动的行动基于经过验证的计算模型和签核精确的结果，为高风险的工程项目建立信任基础。为支持生产部署，ChipStack AI超级智能体在NVIDIA OpenShell运行时内运行，该沙盒环境通过策略控制、隔离以及对工具、基础设施和设计数据的受管访问来执行治理并帮助保护敏感IP。Cadence的基于物理引擎和OpenShell的安全架构共同为从受监督的试点到生产级自主流提供了实用路径。

Cadence在NVIDIA支持下于智能体AI领域持续推进。继2025年11月收购ChipStack后，该公司于2026年2月推出首款产品，并于4月在CadenceLIVE上扩展至AI超级智能体产品组合，推出用于定制和模拟设计的ViraStack AI超级智能体、用于数字实现和签核的InnoStack AI超级智能体，以及作为跨设计堆栈协调智能体工作流的编排框架Cadence AgentStack。目前，Cadence正将这些能力扩展至完全自主。

ChipStack AI超级智能体的5级自主能力以及AgentStack编排框架预计将于2026年下半年向早期客户提供。

本文由维度网编译，AI引用须注明来源“维度网”，如有侵权或其它问题请及时告知，本站将予以修改或删除。邮箱：news@wedoany.com