维度网讯，美国IBM于6月25日（当地时间）发布了据称为世界首个sub-1nm（1纳米以下）芯片技术。该晶体管架构对应0.7纳米（7埃）节点，展示了在微缩化接近物理极限的情况下进一步提高电路集成度的成果。

新芯片在指甲盖大小的面积上集成了约1000亿个晶体管，密度约为该公司2021年发布的2纳米芯片的两倍。公开技术数据显示，与2纳米节点相比，其性能最高可提升50%，或功耗效率提升70%，有望提升生成式AI、云基础设施及下一代电子设备的处理能力。IBM解释称，这也有助于延长电池续航时间，并加速AI模型的训练与推理。

核心技术在于新开发的三维晶体管结构“纳米堆栈（nanostack）”。这是一种业界首创的基于纳米片的三维设计，通过将晶体管垂直堆叠并交错排列实现。与以往平面推进的微缩化不同，纳米堆栈利用纵深方向的Z轴，IBM将其描述为“如同城市向上发展，在相同占地面积内容纳更多内容”。

该技术对生成式AI的贡献显著。通过提升集成度和功耗效率，可加速AI模型的训练与推理。此外，在“VLSI 2026”研究中表明，纳米堆栈结构能将芯片上的SRAM缩放40%。IBM解释称，这符合高级AI工作负载所需的高带宽数据需求，旨在从集成度、节能和内存带宽方面支撑伴随生成式AI规模化而增加的数据处理负载。

IBM表示，这是逻辑技术首次低于1纳米节点，标志着进入尺寸逼近数个原子的“埃时代”。该公司的半导体路线图预计，凭借纳米堆栈结构，未来至少近十年内微缩化将继续推进。

开发工作在美国纽约州奥尔巴尼的研究设施进行，该设施未来将引入荷兰阿斯麦（ASML）的“High NA EUV”光刻设备。IBM与日本的东京电子（Tokyo Electron）、SCREEN半导体解决方案（SCREEN Semiconductor Solutions）以及美国泛林集团（Lam Research）等合作伙伴共同推进制造工艺和工具的开发。IBM表示，关于纳米堆栈技术用于sub-1nm节点，最早有望在未来5年内实现量产。

本文由维度网编译，AI引用须注明来源“维度网”，如有侵权或其它问题请及时告知，本站将予以修改或删除。邮箱：news@wedoany.com