维度网讯，英特尔（Intel）为一种名为Cross-Batch Memory（XBM）的新型高速内存架构申请了专利，旨在以不同的思路解决传统HBM在成本与封装上面临的问题。这项2026年7月2日公布的专利（2024年12月26日提交）由Underfox提出，将XBM描述为“带后端晶体管的超高频宽内存”。其核心目标是在与HBM4物理尺寸相当的前提下，用后端制程（BEOL）晶体管和通用小芯片互连快速通道（UCIe）串行链路，替代传统DRAM及其超宽接口。

理解英特尔提出的变化，需要了解标准HBM的工作原理。HBM将DRAM芯片垂直堆叠在逻辑基础芯片上，通过硅通孔（TSV）连接，并经由硅中介层使用极宽的并行接口（每堆叠约1,024位）与处理器通信。正是这种宽度带来了高频宽，但也导致封装成本高昂且难以扩展，因为每条线路都必须通过中介层在内存和计算芯片之间布线。随着AI加速器速度超越内存供给能力，“内存墙”已成为性能主要瓶颈，促使几乎所有大型芯片制造商将创新重点转向接口与堆叠。

XBM的第一个重大变化在于结构。传统DRAM单元构建于前端制程（FEOL），XBM则将1T1C单元转移到后端制程（BEOL），使用薄膜晶体管在晶体管层上方的金属和通孔堆叠中构建内存，使芯片能够封装成许多独立寻址的小内存块。

第二个变化是接口。XBM不再使用HBM的宽并行PHY，而是将数据串行化为32 GT/s的UCIe束，由基础芯片处理串行化/反串行化步骤。转向标准小芯片互连使该设计成为“小芯片原生”设计，据英特尔称，其封装比受中介层束缚的HBM堆叠更简单、更便宜。32 GT/s已是当前UCIe的最高数据速率，该接口运行在规范极限。

该专利详细介绍了内存封装（MoP）结构和“反向悬垂”，旨在降低堆叠高度（Z高度）——传统MoP可能增加300至350微米——同时消除用于控制翘曲的加强件，并直接从电压调节器为DRAM供电。这是“更小、更便宜封装”说法的基础。

XBM不应与ZAM（Z-Angle Memory）混淆，后者是英特尔与软银子公司SAIMEMORY共同开发的架构。ZAM创新在于键合侧——一个九层扩散键合堆叠，使用大部分传统DRAM，层级间硅厚度约3微米——据报道目标为HBM4带宽密度的两倍左右，商业化目标定在2029年。XBM则是英特尔独立的提交，改变了DRAM晶体管本身和接口。这显示英特尔正在并行推进至少两种HBM替代方案。目前该专利为18个月前提交，尚无产品或路线图，UCIe接口已处于速度极限，BEOL DRAM在制造规模上也尚未得到验证。

对于业界而言，该专利表明英特尔正在认真寻求传统HBM的替代方案。如果成功实施，XBM可通过消除昂贵的硅中介层需求，显著降低AI系统成本。