维度网讯，韩国浦项科技大学（POSTECH）研发出一种新型芯片堆叠技术，可稳定堆叠10层以上的超薄半导体芯片。该研究由金锡（Kim Seok）教授团队主导，相关成果发表于国际跨领域工程期刊《Results in Engineering》。

高带宽内存（HBM）通过垂直堆叠多颗存储芯片构建。随着芯片厚度减薄至几十微米以下，弯曲和碎裂风险显著上升，堆叠层数越多，技术挑战越突出。针对这一难题，金锡团队开发了一套新工艺，将芯片转移与金属键合整合为单一步骤。该工艺包含两项关键技术：一是实现芯片精准定位的转印技术，二是在转移过程中同步形成金属互连的原位键合技术。报道显示，这一工艺可一步完成芯片转移、键合与电连接的全部流程。

该技术的集成密度约为传统12层高带宽内存（HBM）的4倍，可在同等封装高度下大幅提升堆叠数量。新工艺能够在180℃以下、压强低于20千帕的温和条件下，稳定堆叠10层以上的超薄芯片。经过多次堆叠操作，层间对准误差维持在极低水平，芯片翘曲问题也明显改善。为验证工艺可行性，团队制备了厚度约14微米的超薄硅芯片，每颗芯片均搭载针对多层堆叠优化的垂直电互连与横向布线结构。

报道指出，该技术可在相同封装占位面积下集成更多芯片，有望大幅提升AI半导体性能。此外，它还可应用于将多颗功能芯片整合至同一封装的芯粒（Chiplet）封装领域，以及下一代Micro LED显示器件。